工作内容： 1.负责IP级.SoC级架构设计和RTL实现工作； 2.优化模块和系统PPA； 3.配合芯片验证工作，满足准出要求； 4.参与芯片综合，并配合芯片后端实现工作； 5.配合FPGA测试.系统联调.芯片扳级测试等工作。 任职要求： 1.微电子/通信/计算机/自动化等相关专业，硕士及以上学历； 2.精通Verilog/VHDL设计语言； 3.有实际FPGA/ASIC经验优先，有脚本能力者优先； 4.有相关综合，DFT及STA时序分析经验者优先； 5.良好的团队合作意识和沟通能力。