SOC设计工程师-(A71329)
薪资面议
SOC设计工程师-(A71329) 薪资面议
上海
本科
0
发布于 8月7日
职位描述
CadenceVerilogCAD
工作内容: 1.参与SOC系统设计.分析和开发工作; 2.参与SOC顶层或子模块的设计工作,根据需求制定各模块的设计规格和详细设计方案; 3.完成RTL代码以及质量检查(lint,CDC,预综合等)预综合并输出timingspec; 4.结合产品实际需求,在chiplet片间互联.处理器微架构等前沿技术领域进行探索和分析; 5.跟踪和研究各个领域的技术进展及业界新技术。 任职要求: 1.微电子或者计算机专业,硕士及以上学历; 2.掌握Verilog语言并具备一定的coding能力; 3.一定程度上掌握SOC的设计流程,并熟悉Synopsys/Cadence/Mentor等公司的EDA工具优先; 4.熟悉计算机体系结构,对主流处理器系统微架构演进和体系结构优劣势等都有深入理解者优先; 5.熟悉大型复杂SOC系统架构.总线设计.DDR控制和调度策略.片间互联技术并有相关研发项目经验者优先。
工作地址
上海/上海/徐汇区 沪闵路小米上海总部
相似职位推荐